Family list
1 family member for:
JP1173648
Derived from 1 application.

1 MANUFACTURE OF THIN-FILM TRANSISTOR Publication info: JP1173648 A - 1989-07-10

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

Image available 02876048

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

01-173648 [JP 1173648 A]

PUBLISHED:

July 10, 1989 (19890710)

INVENTOR(s): NAKAZAWA KENJI

TANAKA KEIJI

YAMAUCHI NORIYOSHI

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

62-329957 [JP 87329957]

FILED:

December 28, 1987 (19871228)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 829, Vol. 13, No. 445, Pg. 120,

October 06, 1989 (19891006)

ABSTRACT

PURPOSE: To prevent an electric charge from being generated on a side wall part of a polycrystalline silicon film due to a negative voltage by a method wherein regions other than the polycrystalline silicon film to be used as an active region are filled with an insulating film.

CONSTITUTION: A silicon film 11 is deposited on a transparent substrate 10; prescribed ions are implanted into this film; this film is made opaque; after that, this film is patterned; an active region for a thin-film transistor is formed; a light-transmitting insulating film 12 which is thicker than the silicon film 11 is deposited on the whole surface of the transparent substrate 10. Then, a negative-type resist 13 is applied to the insulating film 12; a beam is irradiated from the side of the transparent substrate 10; the negative-type resist 13 excluding the active region is exposed to light; a developing operation is executed; the negative-type

resist 13 is left only on the active region. The insulating film 12 is etched by making use of the negative-type resist 13 as a mask and is removed; the insulating film 12 is filled only into the exposed transparent substrate 10; the active region is annealed and is transformed into a polycrystalline silicon film 11a. By this setup, an electric charge is not generated on a side face of the polycrystalline silicon film 11a; an OFF current can be reduced.

⑩ 日本国特許庁(JP)

⑩特許出願公開

平1-173648

⑫ 公 開 特 許 公 報 (A)

@Int_Cl.*

識別記号

庁内整理番号

❸公開 平成1年(1989)7月10日

H 01 L 29/78

311

Y-7925-5F 7514-5F

審査請求 未請求 発明の数 1 (全5頁)

公発明の名称 薄膜トランジスタの製造方法

②特 顧 昭62-329957

20出 顧昭62(1987)12月28日

砂発 明 者 中 沢 憲 二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内

砂発明者 田中 敬二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑦発明者 山内 規範 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

砂出 顋 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

砂代 理 人 弁理士 山川 政樹 外

外1名

明 細 書

1. 発明の名称

帯膜トランジスタの製造方法

2. 特許請求の範囲

透明基板上の一部に形成された多結晶シリコン 膜を能動領域とする薄膜トランジスタの製造方法 において、前記透明基板上にシリコン膜を堆積し、 は シリコン族に所定のイオンを在入して不透明化 したのち、との不透明化されたシリコン膜をパタ - ニングして荐膜トランジスタの能動領域を形成 する工程と、前記透明基板上の金面に透光性の絶 級旗を前記シリコン膜の膜厚以上に堆積する工程 と、前記絶縁膜上にネガ辺レジストを塗布し、前 記透明基板側から光を照射して、前配能動領域を 除く前記ネガ型レジストを露光し、現像によつて **飲能動領域上のみネガ型レジストを残す工程と、** 肢ネガ型レジストをマスクとして前配絶縁膜をエ ッテング除去することにより、露光した透明基板 上のみに絶縁膜を埋め込む工程とを備え、前配能 動観量をアニールするととにより多結晶シリコン

膜とすることを特徴とする寝腹トランジスタの製造方法。

3. 発明の詳細な説明

(豫集上の利用分野)

本発明は多額品シリコン膜を用いた薄膜トランジスタに関し、特に高いON/OFF比を実現できる 薄膜トランジスタの製造方法に関するものである。

【従来の技術】

現在、アモルフアスシリコン釋膜トランジスタをスイッチング素子に用いたアクテイブマトリクス型被晶表示较低の開発が盛んである。これは、アモルフアスシリコン膜が大面積ガラス基板上に低温で形成できるためばかりでなく、この溶膜を用いたトランジスタではON電流とOFP電流の比を高くとれるため、アクテイブマトリクス型液晶表示較虚のコントラスト比を向上でき、かつ、視野角依存性の低波を図れるためである。

最近、高機能なアクティブマトリクス型液晶疾 示装置の開発を狙いとして、アクティブマトリッ クスのスイッチング案子とスイッチング案子駆動

特開平1-173648(2)

用 別辺回路素子を一体化した構成が期待されている。しかしながら、周辺回路案子には高速動作が要求されるため、従来のアモルフアスシリコン薄膜トランジスタでは適用できず、アモルフアスシリコン膜に比べてキャリアの移動度が1桁から2桁以上大きい多結晶シリコン薄膜トランジの適用が有望である。高歩奮りでかつ経済的にアクティブマトリクス型液晶投示装置を実現するためには、スイッチング案子とスイッチング案子と別別の路米子を多結晶シリコン薄膜トランジスタを用いて一体形成することが必須である。

このようなアクティブマトリクス型液晶表示装置では、スイッチング案子には高いON/OFF 比を有する薄膜トランジスタが要求され、一方、周辺回路案子には高速に動作する薄膜トランジスタが要求される。しかしながら、多結晶シリコン薄膜トランジスタでは、OFF電流を低波できないため、高いON/OFF比が得られないという問題があった。例えば、n-chトランジスタを用いたアクティブマトリクスでは、確膜トランジスタのゲー

第2図(a)は第2図(a)で示した断面構造を90度 回転した図で、層間絶縁膜26.A4 配額27を 除いて描いた断面構造であり、ガラス基板20上 の一部化多結晶シリコン膜21が形成されていて、 との多結晶シリコン膜21はその上部の他に側面 にもゲート絶縁膜22およびゲート電極23が形 成されている。

[発明が解決しようとする問題点]

しかし、とのような従来の構造では、多結晶シリコン膜21がガラス基板20上の一部にのみ形成されているため、ゲート絶縁膜22かよびゲート電板23が多結晶シリコン駅21の上部だけではなく、側面にも堆積されることになる。一方、多結晶シリコン膜21の側面には、その多結晶シリコン膜21の側面には、で多数存在する。とのため、多結晶シリコン膜21の側面にかけるよい。の上部に比べて多数存在する。とのため、多結晶シリコン関としてのソース・ドレイン関域としてのソース・ドレスかよびドレイン領域としてのソース・ドレスが成立れずらい。例えば、ソース・ドレ

ト電低化は、例えば、-10Vから20Vの電圧が 印加される。OFF電流はゲート電極に0Vから-10Vまでの範囲で負電圧を印加した場合に流れ る電流である。との負電圧を印加した場合、電圧 の増加とともに電流が増加する現現象が生じてい る。したがつて、スイッチング素子とスイッチン グ案子駆動用周辺回路素子を一体化したアクティ ブマトリクス型液晶表示装置の開発では、OFF電 流の少ない多結晶シリコン薄膜トランジスタが要 留されている。

以下、従来の多結晶シリコン薄膜トランジスタ の構造を用いて、OFF電流の発生要因を説明する。

第2図(n)は従来から広く用いられている多結晶 シリコン薄膜トランジスタの断面構造である。 ガ ラス基板20上に多結晶シリコン膜21,ゲート 絶縁膜22,ゲート電極23が形成され、とのゲート電極23に対して多結晶シリコン膜21内部 にソース電極24,ドレイン電極25がセルフア ライン的に形成され、層間絶縁膜28を介してA2 配線27が形成されている。

イン電極24,25を車型とし、ゲート電極23 に負の電圧を印加した場合、多結品シリコン膜21 の上部だけではなく多結品シリコン膜21の側面 にせ正の電荷であるホールが誘起される。多結品 シリコン膜21の上部では電気的降極が形成され ているためホールの流れを阻止できるが、多結晶 シリコン膜21の傾面では、電気的瞭極が不完全 なためホールを阻止できない。このため、負電圧 の増加にともなつてOFP電流が増加することになる。

すなわち、OFF電流の低減を図る薄膜トランジスタを製造するためには、多結晶シリコン膜の側面に電荷を静起させない薄膜トランジスタの構造を実現するととが重要となる。

本発明は、以上の点に無み、このような問題を 解決すべくなされたもので、その目的は、OPP電 流が少ない多結晶シリコン存膜トランジスタの製 造方法を提供することにある。

[問題点を解決するための手段]

本発明は、透明基板上の一部化形成された多緒

品シリコン膜を能動領域とする障膜トランジスメ の製造方法において、前記透明基板上にシリコン 膜を堆積し、鉄シリコン膜に所定のイオンを注入 して不透明化したのち、との不透明化されたシリ コン膜をパターニングして存取トランジスタの能 動領域を形成する工程と、前記透明基板上の金面 に透光性の絶縁膜を前記シリコン膜の膜厚以上に 地積する工程と、前配絶量旗上にネガ型レジスト を塗布し、前記透明基板倒から光を照射して、前 記能動領域を除く前記ネガ双レジストを貫光し、 現像によつて該能動領域上のみネガ型レジストを 残す工程と、肢ネガ型レジストをマスクとして前 記絶縁膜をエッチング除去することにより、鮮光 した透明基板上のみに絶縁膜を埋め込む工程とを 備え、前記能動領域をアニールするととにより多 結晶シリコン膜とすることを特徴とするものであ

[作用]

したがつて、本発明においては、薄膜トランジ スタの能動領域となる多結晶シリコン膜以外の領

200mm厚で堆積する。次いで、第1図(c)に示すように、例えばRD2000N(日立化成類) からなるネガ型レジスト13を1月mm強布し、ガラス基板10の背面から紫外光31を照射すると、ガラス基板10かよび810m 膜12は共に透光性であり、一方、81イオンの注入処理により不透明になつている微結晶シリコン膜11は、紫外光31をより吸収しやすいため、微結晶シリコン膜11 がマスクとなつて、微結晶シリコン膜11以外の領域のネガ型レジスト13が露光される。

次に、第1図(d)に示すように、前記ネガ型レジスト13を現像して不透明化された微結晶シリコン膜11のパタンと同一形状のネガ型レジスト13を除去したのち、残つたネガ型レジスト13をマスクとして8102膜12をエッチングして除去することにより、露光したガラス基板10上のみに8102膜12を埋め込む。そして、例えば600℃、30時間の熱処理(アニール)をして、非晶質化した微結晶シリコン膜11を多結晶化することにより、ガラス基板10上に形成された薄膜トラン

域が絶録膜で選め込まれることにより、そのシリコン膜の上部のみにゲート絶録膜、ゲート電極が形成されることになるので、ゲート電極に印加した負電圧によつて多結晶シリコン膜の倒盤部に電荷が誘起されることはなくなる。

〔突施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明する。

第1 図は本発明による薄膜トランジスタの製造 方法の一実施例を示す工程断面図である。

まず、第1図(a)に示すように、透明をガラス基板10上に数結晶シリコン膜11を例えば、ブラズマCVD法によつて、蒸板温度200℃で200 nm 厚で形成する。そして、この微結晶シリコン膜11に例えば81イオンを注入して非晶質化することにより、この処理によつて微結晶シリコン膜11は、透明になる。しかる後、この不透明の微結晶シリコン膜11をパターニングして移膜トランジスタの能動領域を形成する。次に、第1図(b)に示すように、透光性の絶縁膜12として810。膜を

ジスタの能動領域となる多結晶シリコン膜 11aが 8103膜からなる絶縁膜12で組め込まれた構造 を容現する。次いで、前記ネガ型レジスト13の 除去後、第1図回化示すように、ゲート絶殺族14 として810。膜を堆積する。その後、第1図(イ)に 示すように、ゲート電板15としてM。膜を形成 し、とのMo 膜をマスクとして例えばP(リン) イオンをセルフアライン的に往入するとともに、 層間絶録膜18として810。膜を堆積したのち、 600℃でアイオンを活性化して多結晶シリコン膜 11a内部にソース,ドレイン領域としてのソース 電磁15,ドレイン電極17を形成する。しかる 後、コンタクトホールを開口し、Aℓ 膜を堆積し てソースおよびドレイン気振16,17上に A4 配織19を形成するととにより、第1回(1)に示す 構造の多結晶シリコン薄膜トランジスタを完成す る。なか、第1図(1)は、第1図(1)の構造を90度 回転した図であり、ゲート絶縁膜14,ゲート電 額15が多結晶シリコン降11車の併面に堆積して いないととを示すものである。

特開平1-173648 (4)

とのように、本発明の実施例によれば、移譲トランジスタの能動領域となる多結晶シリコン膜11a以外の透明なガラス基板10上が絶縁膜12で変われているため、ゲート絶縁膜14,ゲート電極15が多結晶シリコン膜11aの上部のみに形成されることから、ゲート電極15に印加した負電圧によつて多結晶シリコン膜11aの偏壁部に電荷が誘起されることはない。との結果、OFF電流の小さい特性を得ることが可能になる。

たお、上記実施例では、多結晶シリコン膜を不透明化する際に Si イオンの 注入による方法のみ について説明したが、これに限ることなく、Arイオン, Kr イオンの注入によつても同様に実施でき、また、これらのイオンの組合せによつでも同様に実施できることは言うまでもない。

また、上記実施例では、シリコン膜として微結 品シリコン膜についてのみ脱明したが、 これに限 ることはなく、 アモルフアスシリコン膜 。 多結晶 シリコン膜を用いても同様に実施できることは言 うまでもない。

ト、14・・・・ゲート絶象膜、15・・・・ゲート電極、18・・・・ソース電極、17・・・・ドレイン電極、18・・・・層間絶線膜、19・・・・A4 配線、31・・・・紫外光。

特許出題人 日本電信電話株式会社 代 選 人 山 川 政 樹(極か1名) また、上記突施例では、ネガレジストについて の今説明したが、ネガ型感光性ポリミド,例えば 東レ製のフォトニースを用いても同様に実施でき る。

[発明の効果]

以上説明したように、本発明によれば、高いON/OFF 比をもつ多結晶シリコン淳膜トランジスタを容易に製造できるため、スイッチング案子とスイッチング素子駆動用周辺回路素子を一体形成したアクテイブマトリクス製液晶表示装置を実現することができ、実用上の効果は顔る大である。

4. 図面の簡単な説明

第1図(4)ないし(f)は本発明の製造方法の一実施例を説明するための工程断面図、第1図(g)は同図(f)を90度回転した説明図、第2図(a)は従来の薄膜トランジスタの構造を説明する断面図、第2図(b)は同図(4)を90度回転した説明図である。

10・・・・ガラス基板、11・・・・ 敬給品 シリコン膜、11a・・・・多結晶シリコン膜、 12・・・・絶録膜、13・・・・ネガ型レジス

(a) 10 (b) 11 13 (c) 11 (11a) 13 (d) 11 (11a) 13 11a 14

